集成電路設(shè)計(jì)和實(shí)現(xiàn)
集成電路設(shè)計(jì)涉及對(duì)電子器件(例如晶體管、電阻器、電容器等)、器件間互連線模型的建立。那么你對(duì)集成電路設(shè)計(jì)了解多少呢?以下是由學(xué)習(xí)啦小編整理關(guān)于什么是集成電路設(shè)計(jì)的內(nèi)容，希望大家喜歡!
集成電路設(shè)計(jì)的介紹
所有的器件和互連線都需安置在一塊半導(dǎo)體襯底材料之上，這些元件通過半導(dǎo)體器件制造工藝(例如光刻等)安置在單一的硅襯底上，從而形成電路。目前最常使用的襯底材料是硅。設(shè)計(jì)人員會(huì)使用技術(shù)手段將硅襯底上各個(gè)器件之間相互電隔離，以控制整個(gè)芯片上各個(gè)器件之間的導(dǎo)電性能。PN結(jié)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管等組成了集成電路器件的基礎(chǔ)結(jié)構(gòu)，而由后者構(gòu)成的互補(bǔ)式金屬氧化物半導(dǎo)體則憑借其低靜態(tài)功耗、高集成度的優(yōu)點(diǎn)成為數(shù)字集成電路中邏輯門的基礎(chǔ)構(gòu)造。設(shè)計(jì)人員需要考慮晶體管、互連線的能量耗散，這一點(diǎn)與以往由分立電子器件開始構(gòu)建電路不同，這是因?yàn)榧呻娐返乃衅骷技稍谝粔K硅片上。金屬互連線的電遷移以及靜電放電對(duì)于微芯片上的器件通常有害，因此也是集成電路設(shè)計(jì)需要關(guān)注的課題。
隨著集成電路的規(guī)模不斷增大，其集成度已經(jīng)達(dá)到深亞微米級(jí)(特征尺寸在130納米以下)，單個(gè)芯片集成的晶體管已經(jīng)接近十億個(gè)。由于其復(fù)雜性，集成電路設(shè)計(jì)相較簡(jiǎn)單電路設(shè)計(jì)常常需要計(jì)算機(jī)輔助的設(shè)計(jì)方法學(xué)和技術(shù)手段。集成電路設(shè)計(jì)的研究范圍涵蓋了數(shù)字集成電路中數(shù)字邏輯的優(yōu)化、網(wǎng)表實(shí)現(xiàn)，寄存器傳輸級(jí)硬件描述語言代碼的書寫，邏輯功能的驗(yàn)證、仿真和時(shí)序分析，電路在硬件中連線的分布，模擬集成電路中運(yùn)算放大器、電子濾波器等器件在芯片中的安置和混合信號(hào)的處理。相關(guān)的研究還包括硬件設(shè)計(jì)的電子設(shè)計(jì)自動(dòng)化(EDA)、計(jì)算機(jī)輔助設(shè)計(jì)(CAD)方法學(xué)等，是電機(jī)工程學(xué)和計(jì)算機(jī)工程的一個(gè)子集。
對(duì)于數(shù)字集成電路來說，設(shè)計(jì)人員現(xiàn)在更多的是站在高級(jí)抽象層面，即寄存器傳輸級(jí)甚至更高的行為級(jí)，使用硬件描述語言或高級(jí)建模語言來描述電路的邏輯、時(shí)序功能，而邏輯綜合可以自動(dòng)將寄存器傳輸級(jí)的硬件描述語言轉(zhuǎn)換為邏輯門級(jí)的網(wǎng)表。對(duì)于簡(jiǎn)單的電路，設(shè)計(jì)人員也可以用硬件描述語言直接描述邏輯門和觸發(fā)器之間的連接情況。網(wǎng)表經(jīng)過進(jìn)一步的功能驗(yàn)證、布局、布線，可以產(chǎn)生用于工業(yè)制造的版圖設(shè)計(jì)文件，根據(jù)該文件來可以在硬件上實(shí)現(xiàn)實(shí)際的集成電路電路。模擬集成電路設(shè)計(jì)涉及了更加復(fù)雜的信號(hào)環(huán)境，對(duì)工程師的經(jīng)驗(yàn)有更高的要求，并且其設(shè)計(jì)的自動(dòng)化程度遠(yuǎn)不及數(shù)字集成電路。
逐步完成功能設(shè)計(jì)之后，設(shè)計(jì)規(guī)則會(huì)指明哪些設(shè)計(jì)符合制造要求，而哪些設(shè)計(jì)不符合，而這個(gè)規(guī)則本身也十分復(fù)雜。集成電路設(shè)計(jì)流程需要符合數(shù)百條這樣的規(guī)則。在一定的設(shè)計(jì)約束下，集成電路物理版圖的布局、布線對(duì)于獲得理想速度、信號(hào)完整性、減少芯片面積來說至關(guān)重要。半導(dǎo)體器件制造的不可預(yù)測(cè)性使得集成電路設(shè)計(jì)的難度進(jìn)一步提高。在集成電路設(shè)計(jì)領(lǐng)域，由于市場(chǎng)競(jìng)爭(zhēng)的壓力，電子設(shè)計(jì)自動(dòng)化等相關(guān)計(jì)算機(jī)輔助設(shè)計(jì)工具得到了廣泛的應(yīng)用，工程師可以在計(jì)算機(jī)軟件的輔助下進(jìn)行設(shè)計(jì)、功能驗(yàn)證、靜態(tài)時(shí)序分析、動(dòng)態(tài)時(shí)序驗(yàn)證等流程。
集成電路設(shè)計(jì)的硬件實(shí)現(xiàn)
對(duì)于不同的設(shè)計(jì)要求，工程師可以選擇在可編程邏輯器件(如現(xiàn)場(chǎng)可編程邏輯門陣列)或?qū)Ｓ眉呻娐飞线M(jìn)行硬件電路實(shí)現(xiàn)。根據(jù)設(shè)計(jì)的出發(fā)點(diǎn)及約束，可以分為全定制設(shè)計(jì)和半定制設(shè)計(jì)(使用門陣列、標(biāo)準(zhǔn)元件或宏單元等)兩大類。
可編程邏輯器件
主條目：可編程邏輯器件
參見：復(fù)雜可編程邏輯器件、可編程陣列邏輯、可編程邏輯陣列、通用陣列邏輯及現(xiàn)場(chǎng)可編程邏輯門陣列
可編程邏輯器件通常由半導(dǎo)體廠家提供商品芯片，這些芯片可以通過JTAG等方式和計(jì)算機(jī)連接，因此設(shè)計(jì)人員可以用電子設(shè)計(jì)自動(dòng)化工具來完成設(shè)計(jì)，然后將利用設(shè)計(jì)代碼來對(duì)邏輯芯片編程?？删幊踢壿嬯嚵行酒诔鰪S前就提前定義了邏輯門構(gòu)成的陣列，而邏輯門之間的連接線路則可以通過編程來控制連接與斷開。隨著技術(shù)的發(fā)展，對(duì)連接線的編程可以通過EPROM(利用較高壓電編程、紫外線照射擦除)、EEPROM(利用電信號(hào)來多次編程和擦除)、SRAM、閃存等方式實(shí)現(xiàn)?，F(xiàn)場(chǎng)可編程邏輯門陣列是一種特殊的可編程邏輯器件，它的物理基礎(chǔ)是可配置邏輯單元，由查找表、可編程多路選擇器、寄存器等結(jié)構(gòu)組成。查找表可以用來實(shí)現(xiàn)邏輯函數(shù)，如三個(gè)輸入端的查找表可以實(shí)現(xiàn)所有三變量的邏輯函數(shù)。
專用集成電路
主條目：專用集成電路
專用集成電路只能在整個(gè)集成電路設(shè)計(jì)完成之后才能開始制造，而且需要專業(yè)的半導(dǎo)體工廠的參與。不像可編程邏輯器件可以實(shí)現(xiàn)各種不同的電路，專用集成電路是根據(jù)已設(shè)計(jì)的電路版圖量身定做的，設(shè)計(jì)人員對(duì)于元件在芯片上的位置和連接能夠有更多的控制權(quán)，而不像可編程邏輯器件途徑，只能選擇使用其中部分硬件資源，從而無法避免資源浪費(fèi)，因此專用集成電路的面積、功耗、時(shí)序特性可以得到更好的優(yōu)化。然而，專用集成電路的設(shè)計(jì)會(huì)更加復(fù)雜，并且需要專業(yè)的半導(dǎo)體工藝廠家才能將版圖文件制造成電路。一旦專用集成電路芯片制造完成，就不能像可編程邏輯器件那樣對(duì)電路的邏輯功能進(jìn)行重新配置。對(duì)于單個(gè)產(chǎn)品，在專用集成電路上實(shí)現(xiàn)集成電路的經(jīng)濟(jì)、時(shí)間成本都比可編程邏輯器件高，因此在早期的設(shè)計(jì)與調(diào)試過程中，常用可編程邏輯器件，尤其是現(xiàn)場(chǎng)可編程邏輯門陣列;如果所設(shè)計(jì)的集成電路將要在后期大量投產(chǎn)，那么批量生產(chǎn)專用集成電路將會(huì)更經(jīng)濟(jì)。
集成電路設(shè)計(jì)的設(shè)計(jì)輔助和自動(dòng)化
主條目：計(jì)算機(jī)輔助設(shè)計(jì)和電子設(shè)計(jì)自動(dòng)化
由于集成電路系統(tǒng)的復(fù)雜性，工程師往往需要借助電子設(shè)計(jì)自動(dòng)化工具來進(jìn)行計(jì)算機(jī)輔助設(shè)計(jì)。邏輯綜合就是電子設(shè)計(jì)自動(dòng)化在數(shù)字集成電路設(shè)計(jì)中最顯著的體現(xiàn)。以往在設(shè)計(jì)小規(guī)模、中規(guī)模集成電路時(shí)，工程師設(shè)計(jì)數(shù)字集成電路需要根據(jù)邏輯功能，通過類似卡諾圖這樣的手工途徑來優(yōu)化邏輯函數(shù)，然后確定使用何種邏輯門來實(shí)現(xiàn)電路。而在當(dāng)前超大規(guī)模集成電路，乃至更大的甚大規(guī)模集成電路的設(shè)計(jì)中，這樣的工作方式不太現(xiàn)實(shí)。電子設(shè)計(jì)自動(dòng)化工具使得工程師能夠從復(fù)雜的門級(jí)設(shè)計(jì)轉(zhuǎn)到功能設(shè)計(jì)，而底層的轉(zhuǎn)換由自動(dòng)工具完成，工程師只需要掌握如何設(shè)置這些工具工作策略的知識(shí)。硬件描述語言是集成電路設(shè)計(jì)自動(dòng)化的重要基礎(chǔ)。電子設(shè)計(jì)自動(dòng)化發(fā)展十分迅速，現(xiàn)在已經(jīng)成立了諸如設(shè)計(jì)自動(dòng)化會(huì)議的一些學(xué)術(shù)論壇，定期討論業(yè)界的發(fā)展。
完成整個(gè)集成電路設(shè)計(jì)常常涉及多個(gè)電子設(shè)計(jì)自動(dòng)化工具的運(yùn)用。有些公司專門從事集成電路計(jì)算機(jī)輔助設(shè)計(jì)工具套件的開發(fā)和銷售，例如Synopsys、Cadence、Mentor Graphics、Agilent、Altium、Xilinx等。電子設(shè)計(jì)自動(dòng)化工具的本身作為一種軟件，背后依靠的是各種計(jì)算機(jī)算法。因此電子設(shè)計(jì)自動(dòng)化工具的開發(fā)更加接近軟件設(shè)計(jì)的范疇，其開發(fā)人員需要重點(diǎn)關(guān)注邏輯簡(jiǎn)化、布局布線等方面的算法實(shí)現(xiàn)，但是他們同樣需要了解集成電路的硬件知識(shí)。
看過“集成電路設(shè)計(jì)和實(shí)現(xiàn)”的人還看了：
集成電路設(shè)計(jì)和實(shí)現(xiàn)
上一篇：集成電路封裝的作用
