各代內(nèi)存存在什么區(qū)別

　　每代內(nèi)存都在增長(zhǎng)，而且也都會(huì)形成一個(gè)標(biāo)準(zhǔn)，學(xué)習(xí)啦小編給大家分享一下網(wǎng)站各代內(nèi)存之間的區(qū)別。供大家參考!

　　各代內(nèi)存之間的區(qū)別參考如下：

　　內(nèi)存在從DDR到DDR2再到DDR3升級(jí)發(fā)展過(guò)程中，其工作電壓一直在降低，因此在性能提升的同時(shí)，功耗也在逐漸變小。

　　至于說(shuō)到主板上的插槽，三者都不一樣，在內(nèi)存接口上有一個(gè)小缺口，DDR DDR2 DDR3內(nèi)存的每種內(nèi)存的接口都不會(huì)同一位置，因此只能插在購(gòu)買(mǎi)時(shí)得先看好主板上插槽支持那種內(nèi)存再進(jìn)行購(gòu)買(mǎi)內(nèi)存。而且這三種內(nèi)存條是不能兼容。

(內(nèi)存各代數(shù)之間的區(qū)別)

　　DR DDR2 DDR3在內(nèi)存容量上的區(qū)別

　　現(xiàn)在家用電腦誰(shuí)不是2G的?8G以上的都不少見(jiàn)吧?一些游戲玩家最低要求都是4G吧?如果這事放在零幾年那時(shí)誰(shuí)信?

　　DDR最小的內(nèi)存只有64M最大的也只有1G的容量，2代的DDR 最少的是256M最大的都已經(jīng)是4M了.當(dāng)然DDR2 4G用的人少一般常見(jiàn)的都是1Gx2這樣使用的。而DDR3現(xiàn)在最小的都是512M最大的都已經(jīng)是8G了。一般都是4Gx2這樣使用?；蛘?Gx2這樣使用。

　　DDR DDR2 DDR3在封裝區(qū)別

　　早期的DDR封閉顆粒是TSOP，而從DDR2和DDR3開(kāi)始使用FBGA封裝，而DDR2使用的是8bit芯片使用60球/68球/84球FBGA封裝三種規(guī)格，而DDR3采用的是16bit芯片使用96球FBGA封裝，而且DDR3必須是綠色封裝，不能包含任何有害的物質(zhì)。

　　參考電壓分成兩個(gè)

　　在DDR3系統(tǒng)中，對(duì)于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號(hào)VREF將分為兩個(gè)信號(hào)，即為命令與地址信號(hào)服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級(jí)。

　　DDR DDR2 DDR3在突發(fā)長(zhǎng)度(BurstLength，BL)

　　由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期(BurstLength，BL)也固定為8，平而DDR的傳輸周期是2，而DDR2是4。

　　DDR DDR2 DDR3在邏輯Bank數(shù)量上的區(qū)別

　　DDR中有2個(gè)Bank和4個(gè)Bank。DDR2有4個(gè)Bank和8個(gè)Bank。而到DDR3的時(shí)候已經(jīng)是8個(gè)Bank和16個(gè)Bank了。目前就是應(yīng)對(duì)未來(lái)大容量芯片的要求，而DDR3很可能將從2G起步，因此邏輯Bank就是8個(gè)，另外還為未來(lái)的16邏輯Bank做好了準(zhǔn)備。

　　DDR DDR2 DDR3的尋址時(shí)序區(qū)別(Timing)

　　延遲周期數(shù)從DDR一代到二代再到三代內(nèi)存一加一直在增加，三代內(nèi)存的CL周期也將比二代內(nèi)存有相應(yīng)的提高。二代內(nèi)存的CL范圍一般在2到5之間，而二代內(nèi)存已經(jīng)增加到5到11之間，并且三代內(nèi)存延遲(AL)的設(shè)計(jì)也有所變化。二代內(nèi)存時(shí)AL的范圍是0到4，而三代內(nèi)存時(shí)AL有三種選項(xiàng)，分別是0、CL-1和CL-2。另外，三代內(nèi)存還新增加了一個(gè)時(shí)序參數(shù)-寫(xiě)入延遲。

　　相對(duì)于DDR DDR2，DDR3新增的功能

　　DDR新增加重置功能， 新增加的重置是DDR3一項(xiàng)重要功能，并且為此功能還專(zhuān)門(mén)準(zhǔn)備了一個(gè)引腳。這一引腳將使DDR3的初始化處理變得簡(jiǎn)單。當(dāng)Reset命令有效時(shí)，DDR3內(nèi)存將停止所有操作，并切換至最少量活動(dòng)狀態(tài)，以節(jié)約電力。

　　DDR3新增ZQ校準(zhǔn)功能，ZQ也是一個(gè)新增的腳，在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過(guò)一個(gè)命令集，通過(guò)片上校準(zhǔn)引擎(On-DieCalibrationEngine，ODCE)來(lái)自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令后，將用相應(yīng)的時(shí)鐘周期(在加電與初始化之后用512個(gè)時(shí)鐘周期，在退出自刷新操作后用256個(gè)時(shí)鐘周期、在其他情況下用64個(gè)時(shí)鐘周期)對(duì)導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。

　　學(xué)習(xí)啦小編介紹了各代內(nèi)存之間的區(qū)別，希望你喜歡。