CPU幾種主要的參數(shù)及含義
CPU幾種主要的參數(shù)及含義
眾所周知，服務器是網(wǎng)絡中的重要設備，要接受少至幾十人、多至成千上萬人的訪問，因此對服務器具有大數(shù)據(jù)量的快速吞吐、超強的穩(wěn)定性、長時間運行等嚴格要求。而CPU是計算機的“大腦”，是衡量服務器性能的首要指標。下面是學習啦小編跟大家分享的是CPU幾種主要的參數(shù)及含義，歡迎大家來閱讀學習。
CPU幾種主要的參數(shù)及含義
1.主頻
主頻也叫時鐘頻率，單位是MHz，用來表示CPU的運算速度。CPU的主頻=外頻×倍頻系數(shù)。不過很多人認為主頻就決定著CPU的運行速度，這是片面的，只能說主頻僅僅是CPU性能表現(xiàn)的一個方面，而不代表CPU的整體性能。
2.外頻
外頻是CPU的基準頻率，單位也是MHz。CPU的外頻決定著整塊主板的運行速度。說白了，在臺式機中，我們所說的超頻，都是超CPU的外頻(當然一般情況下，CPU的倍頻都是被鎖住的)相信這點是很好理解的。但對于服務器CPU來講，超頻是絕對不允許的。前面說到CPU決定著主板的運行速度，兩者是同步運行的，如果把服務器CPU超頻了，改變了外頻，會產生異步運行，(臺式機很多主板都支持異步運行)這樣會造成整個服務器系統(tǒng)的不穩(wěn)定。
目前的絕大部分電腦系統(tǒng)中外頻也是內存與主板之間的同步運行的速度，在這種方式下，可以理解為CPU的外頻直接與內存相連通，實現(xiàn)兩者間的同步運行狀態(tài)。
3.前端總線(FSB)頻率
前端總線(FSB)頻率(即總線頻率)是直接影響CPU與內存直接數(shù)據(jù)交換速度。有一條公式可以計算，即數(shù)據(jù)帶寬=(總線頻率×數(shù)據(jù)位寬)/8，數(shù)據(jù)傳輸最大帶寬取決于所有同時傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率。比方，支持64位的至強Nocona，前端總線是800MHz，按照公式，它的數(shù)據(jù)傳輸最大帶寬是6.4GB/秒。
4、CPU的位和字長
位：在數(shù)字電路和電腦技術中采用二進制，代碼只有“0”和“1”，其中無論是 “0”或是“1”在CPU中都是 一“位”。
字長：電腦技術中對CPU在單位時間內(同一時間)能一次處理的二進制數(shù)的位數(shù)叫字長。所以能處理字長為8位數(shù)據(jù)的CPU通常就叫8位的CPU。同理 32位的CPU就能在單位時間內處理字長為32位的二進制數(shù)據(jù)。
5.倍頻系數(shù)
倍頻系數(shù)是指CPU主頻與外頻之間的相對比例關系。在相同的外頻下，倍頻越高CPU的頻率也越高。但實際上，在相同外頻的前提下，高倍頻的CPU本身意義并不大。這是因為CPU與系統(tǒng)之間數(shù)據(jù)傳輸速度是有限的，一味追求高倍頻而得到高主頻的CPU就會出現(xiàn)明顯的“瓶頸”效應——CPU從系統(tǒng)中得到數(shù)據(jù)的極限速度不能夠滿足CPU運算的速度。
6.緩存
緩存大小也是CPU的重要指標之一，而且緩存的結構和大小對CPU速度的影響非常大，CPU內緩存的運行頻率極高，一般是和處理器同頻運作，工作效率遠遠大于系統(tǒng)內存和硬盤。實際工作時，CPU往往需要重復讀取同樣的數(shù)據(jù)塊，而緩存容量的增大，可以大幅度提升CPU內部讀取數(shù)據(jù)的命中率，而不用再到內存或者硬盤上尋找，以此提高系統(tǒng)性能。但是由于CPU芯片面積和成本的因素來考慮，緩存都很小。
7.CPU相關指令集
CPU依靠指令來計算和控制系統(tǒng)，每款CPU在設計時就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)。指令的強弱也是CPU的重要指標，指令集是提高微處理器效率的最有效工具之一。從現(xiàn)階段的主流體系結構講，指令集可分為復雜指令集和精簡指令集兩部分。復雜指令需要復雜的操作，必然會降低計算機的速度。RISC精簡指令集與傳統(tǒng)的CISC(復雜指令集)相比而言，RISC的指令格式統(tǒng)一，種類比較少，尋址方式也比復雜指令集少。當然處理速度就提高很多了。目前在中高檔服務器中普遍采用RISC指令系統(tǒng)的CPU，特別是高檔服務器全都采用RISC指令系統(tǒng)的CPU。
8.CPU內核和I/O工作電壓
從586CPU開始，CPU的工作電壓分為內核電壓和I/O電壓兩種，通常CPU的核心電壓小于等于I/O電壓。其中內核電壓的大小是根據(jù)CPU的生產工藝而定，一般制作工藝越小，內核工作電壓越低;I/O電壓一般都在1.6~5V。低電壓能解決耗電過大和發(fā)熱過高的問題。
9.制造工藝
制造工藝的微米是指IC內電路與電路之間的距離。制造工藝的趨勢是向密集度愈高的方向發(fā)展。密度愈高的IC電路設計，意味著在同樣大小面積的IC中，可以擁有密度更高、功能更復雜的電路設計。目前主流的CPU制程已經(jīng)達到了14-32納米(英特爾第五代i7處理器以及三星Exynos 7420處理器均采用最新的14nm制造工藝)，更高的在研發(fā)制程甚至已經(jīng)達到了7nm或更高。
10.超流水線與超標量
在解釋超流水線與超標量前，先了解流水線(pipeline)。流水線是Intel首次在486芯片中開始使用的。流水線的工作方式就像工業(yè)生產上的裝配流水線。在CPU中由5-6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5—6步后再由這些電路單元分別執(zhí)行，這樣就能實現(xiàn)在一個CPU時鐘周期完成一條指令，因此提高CPU的運算速度。
超標量是通過內置多條流水線來同時執(zhí)行多個處理器，其實質是以空間換取時間。而超流水線是通過細化流水、提高主頻，使得在一個機器周期內完成一個甚至多個操作，其實質是以時間換取空間。
11、多核心
多核心，也指單芯片多處理器(Chip multiprocessors，簡稱CMP)。CMP是由美國斯坦福大學提出的，其思想是將大規(guī)模并行處理器中的SMP(對稱多處理器)集成到同一芯片內，各個處理器并行執(zhí)行不同的進程。與CMP比較， SMT處理器結構的靈活性比較突出。但是，當半導體工藝進入0.18微米以后，線延時已經(jīng)超過了門延遲，要求微處理器的設計通過劃分許多規(guī)模更小、局部性更好的基本單元結構來進行。相比之下，由于CMP結構已經(jīng)被劃分成多個處理器核來設計，每個核都比較簡單，有利于優(yōu)化設計，因此更有發(fā)展前途。目前， IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP結構。多核處理器可以在處理器內部共享緩存，提高緩存利用率，同時簡化多處理器系統(tǒng)設計的復雜度。
12、SMP
SMP(Symmetric Multi-Processing)，對稱多處理結構的簡稱，是指在一個計算機上匯集了一組處理器(多CPU),各CPU之間共享內存子系統(tǒng)以及總線結構。在這種技術的支持下，一個服務器系統(tǒng)可以同時運行多個處理器，并共享內存和其他的主機資源。
13、CPU內部的內存控制器
許多應用程序擁有更為復雜的讀取模式，并且沒有有效地利用帶寬，CPU特性會受內存延遲的限制。這樣CPU必須得等到運算所需數(shù)據(jù)被除數(shù)裝載完成才能執(zhí)行指令。當前低段系統(tǒng)的內存延遲大約是120-150ns，而CPU速度則達到了3GHz以上，一次單獨的內存請求可能會浪費200 -300次CPU循環(huán)。即使在緩存命中率達到99%的情況下，CPU也可能會花50%的時間來等待內存請求的結束-比如因為內存延遲的緣故。
你可以看到Opteron整合的內存控制器，它的延遲，與芯片組支持雙通道DDR內存控制器的延遲相比來說，是要低很多的。英特爾也按照計劃的那樣在處理器內部整合內存控制器，這樣導致北橋芯片將變得不那么重要。但改變了處理器訪問主存的方式，有助于提高帶寬、降低內存延時和提升處理器性能。
CPU幾種主要的參數(shù)及含義相關文章：