国产成人v爽在线免播放观看,日韩欧美色,久久99国产精品久久99软件,亚洲综合色网站,国产欧美日韩中文久久,色99在线,亚洲伦理一区二区

學(xué)習(xí)啦 > 學(xué)習(xí)電腦 > 電腦硬件知識(shí) > 內(nèi)存知識(shí) > 內(nèi)存條的分類(lèi)

內(nèi)存條的分類(lèi)

時(shí)間: 沈迪豪908 分享

內(nèi)存條的分類(lèi)

  相信大家對(duì)內(nèi)存條都不陌生,那么你知道內(nèi)存條有哪幾種分類(lèi)嗎?不知道的話跟著學(xué)習(xí)啦小編一起來(lái)學(xué)習(xí)了解內(nèi)存條有哪幾種分類(lèi)。

  內(nèi)存條有哪幾種分類(lèi)

  DDR=Double Data Rate雙倍速內(nèi)存

  嚴(yán)格的說(shuō)DDR應(yīng)該叫DDR SDRAM,人們習(xí)慣稱為DDR,部分初學(xué)者也??吹紻DR SDRAM,就認(rèn)為是SDRAM。DDR SDRAM是Double Data Rate SDRAM的縮寫(xiě),是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來(lái)的,仍然沿用SDRAM生產(chǎn)體系,因此對(duì)于內(nèi)存廠商而言,只需對(duì)制造普通SDRAM的設(shè)備稍加改進(jìn),即可實(shí)現(xiàn)DDR內(nèi)存的生產(chǎn),可有效的降低成本。

  SDRAM在一個(gè)時(shí)鐘周期內(nèi)只傳輸一次數(shù)據(jù),它是在時(shí)鐘的上升期進(jìn)行數(shù)據(jù)傳輸;而DDR內(nèi)存則是一個(gè)時(shí)鐘周期內(nèi)傳輸兩次次數(shù)據(jù),它能夠在時(shí)鐘的上升期和下降期各傳輸一次數(shù)據(jù),因此稱為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達(dá)到更高的數(shù)據(jù)傳輸率。

  與SDRAM相比:DDR運(yùn)用了更先進(jìn)的同步電路,使指定地址、數(shù)據(jù)的輸送和輸出主要步驟既獨(dú)立執(zhí)行,又保持與CPU完全同步;DDR使用了DLL(Delay Locked Loop,延時(shí)鎖定回路提供一個(gè)數(shù)據(jù)濾波信號(hào))技術(shù),當(dāng)數(shù)據(jù)有效時(shí),存儲(chǔ)控制器可使用這個(gè)數(shù)據(jù)濾波信號(hào)來(lái)精確定位數(shù)據(jù),每16次輸出一次,并重新同步來(lái)自不同存儲(chǔ)器模塊的數(shù)據(jù)。DDR本質(zhì)上不需要提高時(shí)鐘頻率就能加倍提高SDRAM的速度,它允許在時(shí)鐘脈沖的上升沿和下降沿讀出數(shù)據(jù),因而其速度是標(biāo)準(zhǔn)SDRA的兩倍。

  從外形體積上DDR與SDRAM相比差別并不大,他們具有同樣的尺寸和同樣的針腳距離。但DDR為184針腳,比SDRAM多出了16個(gè)針腳,主要包含了新的控制、時(shí)鐘、電源和接地等信號(hào)。DDR內(nèi)存采用的是支持2.5V電壓的SSTL2標(biāo)準(zhǔn),而不是SDRAM使用的3.3V電壓的LVTTL標(biāo)準(zhǔn)。

  DDR內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示,工作頻率是內(nèi)存顆粒實(shí)際的工作頻率,但是由于DDR內(nèi)存可以在脈沖的上升和下降沿都傳輸數(shù)據(jù),因此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍。

  什么是 DDR1?

  有時(shí)候大家將老的存儲(chǔ)技術(shù) DDR 稱為 DDR1 ,使之與 DDR2 加以區(qū)分。盡管一般是使用 “DDR” ,但 DDR1 與 DDR 的含義相同。

  DDR1規(guī)格

  DDR-200: DDR-SDRAM 記憶芯片在100 MHz下運(yùn)行 DDR-266: DDR-SDRAM 記憶芯片在133 MHz下運(yùn)行 DDR-333: DDR-SDRAM 記憶芯片在166 MHz下運(yùn)行 DDR-400: DDR-SDRAM 記憶芯片在200 MHz下運(yùn)行(JEDEC制定的DDR最高規(guī)格) DDR-500: DDR-SDRAM 記憶芯片在250 MHz下運(yùn)行(非JEDEC制定的DDR規(guī)格) DDR-600: DDR-SDRAM 記憶芯片在300 MHz下運(yùn)行(非JEDEC制定的DDR規(guī)格) DDR-700: DDR-SDRAM 記憶芯片在350 MHz下運(yùn)行(非JEDEC制定的DDR規(guī)格)

  [1][2][3]什么是 DDR2?

  DDR2 是 DDR SDRAM 內(nèi)存的第二代產(chǎn)品。它在 DDR 內(nèi)存技術(shù)的基礎(chǔ)上加以改進(jìn),從而其傳輸速度更快(可達(dá) 667MHZ ),耗電量更低,散熱性能更優(yōu)良 .

  DDR2(Double Data Rate 2) SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn),它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是,雖然同是采用了在時(shí)鐘的上升/下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?,但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力(即:4bit數(shù)據(jù)讀預(yù)取)。換句話說(shuō),DDR2內(nèi)存每個(gè)時(shí)鐘能夠以4倍外部總線的速度讀/寫(xiě)數(shù)據(jù),并且能夠以內(nèi)部控制總線4倍的速度運(yùn)行。

  DDR3與DDR2幾個(gè)主要的不同之處 :

  1.突發(fā)長(zhǎng)度(Burst Length,BL)

  由于DDR3的預(yù)取為8bit,所以突發(fā)傳輸周期(Burst Length,BL)也固定為8,而對(duì)于DDR2和早期的DDR架構(gòu)系統(tǒng),BL=4也是常用的,DDR3為此增加了一個(gè)4bit Burst Chop(突發(fā)突變)模式,即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫(xiě)入操作來(lái)合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸,屆時(shí)可通過(guò)A12地址線來(lái)控制這一突發(fā)模式。而且需要指出的是,任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止,且不予支持,取而代之的是更靈活的突發(fā)傳輸控制(如4bit順序突發(fā))。

  2.尋址時(shí)序(Timing)

  就像DDR2從DDR轉(zhuǎn)變而來(lái)后延遲周期數(shù)增加一樣,DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2~5之間,而DDR3則在5~11之間,且附加延遲(AL)的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是0~4,而DDR3時(shí)AL有三種選項(xiàng),分別是0、CL-1和CL-2。另外,DDR3還新增加了一個(gè)時(shí)序參數(shù)——寫(xiě)入延遲(CWD),這一參數(shù)將根據(jù)具體的工作頻率而定。

  DDR2內(nèi)存的頻率

  其中 DDR2 的頻率對(duì)照表如右圖所示。

  3.DDR3新增的重置(Reset)功能

  重置是DDR3新增的一項(xiàng)重要功能,并為此專門(mén)準(zhǔn)備了一個(gè)引腳。DRAM業(yè)界很早以前就要求增加這一功能,如今終于在DDR3上實(shí)現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡(jiǎn)單。當(dāng)Reset命令有效時(shí),DDR3內(nèi)存將停止所有操作,并切換至最少量活動(dòng)狀態(tài),以節(jié)約電力。

  在Reset期間,DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能,所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉,所有內(nèi)部的程序裝置將復(fù)位,DLL(延遲鎖相環(huán)路)與時(shí)鐘電路將停止工作,而且不理睬數(shù)據(jù)總線上的任何動(dòng)靜。這樣一來(lái),將使DDR3達(dá)到最節(jié)省電力的目的。

  4.DDR3新增ZQ校準(zhǔn)功能

  ZQ也是一個(gè)新增的腳,在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過(guò)一個(gè)命令集,通過(guò)片上校準(zhǔn)引擎(On-Die Calibration Engine,ODCE)來(lái)自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令后,將用相應(yīng)的時(shí)鐘周期(在加電與初始化之后用512個(gè)時(shí)鐘周期,在退出自刷新操作后用256個(gè)時(shí)鐘周期、在其他情況下用64個(gè)時(shí)鐘周期)對(duì)導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。

  參考電壓分成兩個(gè)

  在DDR3系統(tǒng)中,對(duì)于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號(hào)VREF將分為兩個(gè)信號(hào),即為命令與地址信號(hào)服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)的VREFDQ,這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級(jí)。

  點(diǎn)對(duì)點(diǎn)連接(Point-to-Point,P2P)

  這是為了提高系統(tǒng)性能而進(jìn)行的重要改動(dòng),也是DDR3與DDR2的一個(gè)關(guān)鍵區(qū)別。在DDR3系統(tǒng)中,一個(gè)內(nèi)存控制器只與一個(gè)內(nèi)存通道打交道,而且這個(gè)內(nèi)存通道只能有一個(gè)插槽,因此,內(nèi)存控制器與DDR3內(nèi)存模組之間是點(diǎn)對(duì)點(diǎn)(P2P)的關(guān)系(單物理Bank的模組),或者是點(diǎn)對(duì)雙點(diǎn)(Point-to-two-Point,P22P)的關(guān)系(雙物理Bank的模組),從而大大地減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面,與DDR2的類(lèi)別相類(lèi)似,也有標(biāo)準(zhǔn)DIMM(臺(tái)式PC)、SO-DIMM/Micro-DIMM(筆記本電腦)、FB-DIMM2(服務(wù)器)之分,其中第二代FB-DIMM將采用規(guī)格更高的AMB2(高級(jí)內(nèi)存緩沖器)。

  面向64位構(gòu)架的DDR3顯然在頻率和速度上擁有更多的優(yōu)勢(shì),此外,由于DDR3所采用的根據(jù)溫度自動(dòng)自刷新、局部自刷新等其它一些功能,在功耗方面DDR3也要出色得多,因此,它可能首先受到移動(dòng)設(shè)備的歡迎,就像最先迎接DDR2內(nèi)存的不是臺(tái)式機(jī)而是服務(wù)器一樣。在CPU外頻提升最迅速的PC臺(tái)式機(jī)領(lǐng)域,DDR3未來(lái)也是一片光明。目前Intel預(yù)計(jì)在明年第二季所推出的新芯片-熊湖(Bear Lake),其將支持DDR3規(guī)格,而AMD也預(yù)計(jì)同時(shí)在K9平臺(tái)上支持DDR2及DDR3兩種規(guī)格。

  5.DDR4

  據(jù)介紹美國(guó)JEDEC將會(huì)在不久之后啟動(dòng)DDR4內(nèi)存峰會(huì),而這也標(biāo)志著DDR4標(biāo)準(zhǔn)制定工作的展開(kāi)。一般認(rèn)為這樣的會(huì)議召開(kāi)之后新產(chǎn)品將會(huì)在3年左右的時(shí)間內(nèi)上市,而這也意味著我們將可能在2011年的時(shí)候使用上DDR4內(nèi)存,最快也有可能會(huì)提前到2010年。

  JEDEC表示在7月份于美國(guó)召開(kāi)的存儲(chǔ)器大會(huì)MEMCON07SanJose上時(shí)就考慮過(guò)DDR4內(nèi)存要盡可能得繼承DDR3內(nèi)存的規(guī)格。使用Single-endedSignaling( 傳統(tǒng)SE信號(hào))信號(hào)方式則表示64-bit存儲(chǔ)模塊技術(shù)將會(huì)得到繼承。不過(guò)據(jù)說(shuō)在召開(kāi)此次的DDR4峰會(huì)時(shí),DDR4 內(nèi)存不僅僅只有Single-endedSignaling方式,大會(huì)同時(shí)也推出了基于微分信號(hào)存儲(chǔ)器標(biāo)準(zhǔn)的DDR4內(nèi)存。

  DDR4規(guī)格

  因此DDR4內(nèi)存將會(huì)擁有兩種規(guī)格。其中使用Single-endedSignaling信號(hào)的DDR4內(nèi)存其傳輸速率已經(jīng)被確認(rèn)為1.6~3.2Gbps,而基于差分信號(hào)技術(shù)的DDR4內(nèi)存其傳輸速率則將可以達(dá)到6.4Gbps。由于通過(guò)一個(gè)DRAM實(shí)現(xiàn)兩種接口基本上是不可能的,因此DDR4內(nèi)存將會(huì)同時(shí)存在基于傳統(tǒng)SE信號(hào)和微分信號(hào)的兩種規(guī)格產(chǎn)品。

  根據(jù)多位半導(dǎo)體業(yè)界相關(guān)人員的介紹,DDR4內(nèi)存將會(huì)是Single-endedSignaling( 傳統(tǒng)SE信號(hào))方式DifferentialSignaling( 差分信號(hào)技術(shù) )方式并存。其中AMD公司的PhilHester先生也對(duì)此表示了確認(rèn)。預(yù)計(jì)這兩個(gè)標(biāo)準(zhǔn)將會(huì)推出不同的芯片產(chǎn)品,因此在DDR4內(nèi)存時(shí)代我們將會(huì)看到兩個(gè)互不兼容的內(nèi)存產(chǎn)品。

  6.DDR5

  新的繪圖記憶體的承諾,較低的能量消耗量和數(shù)據(jù)傳輸在6 Gbps的每秒

  我們只看到極少數(shù)的繪圖卡使用gddr4記憶直至目前為止,但三星已就此案與下一代的gddr5記憶體,并聲稱它的樣本已經(jīng)發(fā)向了主要的圖形處理器公司。

  當(dāng)然,三星并不是第一家公司開(kāi)始采樣gddr5的記憶。雙方Hynix和奇夢(mèng)達(dá)還宣布了類(lèi)似的零件在十一月,但三星的記憶已經(jīng)進(jìn)了一步提供了數(shù)據(jù)傳輸速率6gb/sec ,超過(guò)標(biāo)準(zhǔn)5gb/sec 。因此,三星,大膽聲稱它的產(chǎn)品'世界上速度最快的記憶體, '和說(shuō),它的'能夠傳輸移動(dòng)影像及相關(guān)數(shù)據(jù),在24千兆字節(jié)每秒。

  以及增加帶寬, gddr5記憶體也比較低功耗的要求,三星公司聲稱其記憶體運(yùn)作,只是1.5 。

  三星是目前采樣512MB的gddr5芯片( 16 MB × 32 ) ,和mueez迪恩,三星的市場(chǎng)營(yíng)銷(xiāo)主管繪圖記憶體,他說(shuō),該記憶體'將使種圖形硬體的表現(xiàn)將推動(dòng)軟件開(kāi)發(fā)商提供了一個(gè)新臺(tái)階眼膨化游戲。不過(guò),我們可能要等待一段時(shí)間之前, gddr5成為普遍。三星公司估計(jì),該記憶體將成為'事實(shí)上的標(biāo)準(zhǔn),在頂端表演細(xì)分市場(chǎng)'在2010年,當(dāng)公司說(shuō),它將帳戶為' 50 %以上的高年底PC圖形市場(chǎng)。

內(nèi)存條相關(guān)文章:

1.內(nèi)存條多少合適

2.內(nèi)存條常識(shí)介紹

3.怎樣區(qū)別內(nèi)存條類(lèi)型

4.內(nèi)存條故障現(xiàn)象

5.電腦沒(méi)有內(nèi)存條還可以用嗎

6.內(nèi)存條可以直接更換嗎

2004420