eda課程設(shè)計實習(xí)心得體會報告
隨著EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可操作性，減輕了設(shè)計者的勞動強度，提供課程設(shè)計指導(dǎo)實習(xí)。下面是學(xué)習(xí)啦小編為大家收集整理的eda課程設(shè)計實習(xí)心得體會報告，歡迎大家閱讀。
eda課程設(shè)計實習(xí)心得體會報告篇1
EDA課程設(shè)計心得體會，這次EDA課程設(shè)計歷時兩個星期，通過這次設(shè)計，通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，在設(shè)計的過程中遇到問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，這次設(shè)計的數(shù)字秒表還是比較成功的，在設(shè)計中遇到了很多問題，PLC實訓(xùn)心得，在學(xué)完P(guān)LC理論課程后我們做了課程設(shè)計，此次設(shè)計以分組的方式進行，沒有過實際開發(fā)設(shè)計的經(jīng)驗，我們基本學(xué)會了PLC設(shè)計的步聚和基本方法。
這次EDA課程設(shè)計歷時兩個星期，在整整兩個星期的日子里，可以說是苦多于甜，但是可以學(xué)的到很多很多的東西，同時不僅可以鞏固以前所學(xué)過的知識，而且學(xué)到了很多在書本上所沒有學(xué)到過的知識。通過這次設(shè)計，進一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。特別是當(dāng)每一個子模塊編寫調(diào)試成功時，心里特別的開心。但是在編寫頂層文件的程序時，遇到了不少問題，特別是各元件之間的連接，以及信號的定義，總是有錯誤，在細(xì)心的檢查下，終于找出了錯誤和警告，排除困難后，程序編譯就通過了，心里終于舒了一口氣。在波形仿真時，也遇到了一點困難,想要的結(jié)果不能在波形上得到正確的顯示:在設(shè)定輸入的時鐘信號后，數(shù)字秒表開始計數(shù)，但是始終看不到秒和小時的循環(huán)計數(shù)。后來，在數(shù)十次的調(diào)試之后，才發(fā)現(xiàn)是因為輸入的時鐘信號對于器件的延遲時間來說太短了。經(jīng)過屢次調(diào)試，終于找到了比較合適的輸入數(shù)值：時鐘周期設(shè)置在15秒左右比較合適。另外，Endtime的值需要設(shè)置的長一點：500us左右，這樣就可以觀察到完整的仿真結(jié)果。
其次，在連接各個模塊的時候一定要注意各個輸入、輸出引腳的線寬，因為每個線寬是不一樣的，只要讓各個線寬互相匹配，才能得出正確的結(jié)果，否則，出現(xiàn)任何一點小的誤差就會導(dǎo)致整個文件系統(tǒng)的編譯出現(xiàn)錯誤提示，在器件的選擇上也有一定的技巧，只有選擇了合適當(dāng)前電路所適合的器件，編譯才能得到完滿成功。
通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而提高自己的實際動手能力和獨立思考的能力。在設(shè)計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學(xué)過的知識理解得不夠深刻，掌握得不夠牢固。
在設(shè)計過程中，總是遇到這樣或那樣的問題。有時發(fā)現(xiàn)一個問題的時候，需要做大量的工作，花大量的時間才能解決。自然而然，我的耐心便在其中建立起來了。為以后的工作積累了經(jīng)驗，增強了信心。
eda課程設(shè)計實習(xí)心得體會報告篇2
本學(xué)期末我們進行了EDA實訓(xùn)，我們組做的是四路智能搶答器，不過本次實訓(xùn)與以往最大的不同是在熟練并掌握Verilog硬件描述語言的基礎(chǔ)上，運用Quartus軟件,對其進行波形以及功能的仿真。我們組搶答器的設(shè)計要求是：可容納四組參賽者，每組設(shè)置一個搶答按鈕供搶答者使用，電路具有第一搶答信號的鑒別和鎖存功能，系統(tǒng)具有計分、倒計時和倒計時鎖存等電路，輸入信號有：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號CLR，系統(tǒng)時鐘信號CLK，計分復(fù)位端RST，加分按鈕端ADD，計時預(yù)置控制端LDN，計時使能端EN，計時預(yù)置數(shù)據(jù)調(diào)整按鈕可以用如TA、TB表示;系統(tǒng)的輸出信號有：四個組搶答成功與否的指示燈控制信號輸出口可用如LEDA、LEDB、LEDC、LEDD表示，四個組搶答時的計時數(shù)碼顯示控制信號若干，搶答成功組別顯示的控制信號若干，各組計分動態(tài)顯示的控制信號若干。整個系統(tǒng)至少有三個主要模塊：搶答鑒別模塊、搶答計時模塊、搶答計分模塊。
實訓(xùn)的第一天我們組三個人就開始對搶答器的各部分源程序進行調(diào)試，由于剛開始對于quartus2軟件用的不是很熟練，所以在第一天幾乎上沒有啥大的進展，一直都在改程序中的錯誤。在不停的重復(fù)的編譯、改錯。拿著EDA修改稿、資料書檢查出錯的地方，一邊又一遍的校對分析其中的錯誤。
在實訓(xùn)中我們遇到了很多的問題。為了解決這些問題我和他們兩個都在的想辦法通過各種渠道尋找解決問題的方法。上網(wǎng)查資料、問同學(xué)、圖書館查資料、問老師、自己想辦法，其實最有效的方法還是自己去想那樣學(xué)到的東西才會更加的深刻記得時間也是最長的，他人的幫助當(dāng)然是很好的，但只是暫時的要想真正的學(xué)到東西還是要靠自己去想辦法。不能一有問題就希望要他人幫忙，一定自己先好好想想實在解決不了的再去問老師找同學(xué)。
由于在一開始的時候?qū)uartus2軟件的不熟悉耽誤了很多的時間，在接下來的幾天里遇到了不少的問題。剛開始的時候是源程序中的錯誤一直在那改，好不容易幾個模塊中的錯誤都一個個排除了，但當(dāng)把他們放到一起時問題就又出現(xiàn)了。于是又開始了檢查修改，可是弄了好長時間也沒有弄明白，最后找了一個在實驗室的同學(xué)說是頂層文件有問題。于是晚上又找了些關(guān)于頂層文件資料還有課本上的例子。最后對步驟已經(jīng)有了很熟練的掌握，很快就完成了程序編譯、仿真、下載到最后的調(diào)試。
“紙上談來終覺淺，絕知此事要躬行。”在這短暫的兩周實訓(xùn)中深深的感覺到了自己要學(xué)的東西實在是太多了，自己知道的是多么的有限，由于自身專業(yè)知識的欠缺導(dǎo)致了這次實訓(xùn)不是進行的很順利，通過這次實訓(xùn)暴露了我們自身的諸多的不足之處，我們會引以為鑒，在以后的生活中更應(yīng)該努力的學(xué)習(xí)。
雖然實訓(xùn)僅僅進行了兩個星期就匆匆的結(jié)束了，但在這兩個星期中收獲還是很多的。實訓(xùn)的目的是要把學(xué)過的東西拿出來用這一個星期的實訓(xùn)中不僅用了而且對于quartus2軟件的使用也更加的得心應(yīng)手，這次實訓(xùn)提高了我們的動手能力、理論聯(lián)系實際的能力、發(fā)現(xiàn)問題分析問題解決問題的能力。實訓(xùn)只要你認(rèn)真做了都是對自己能力一次很大的提高。
本次設(shè)計過程中得到我們老師的悉心指導(dǎo)。甕老師多次詢問設(shè)計進程，并為我們指點迷津，幫助我們理順設(shè)計思路，精心點撥，時刻在幫助著我們?nèi)ヌ岣咦约?。甕老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實的態(tài)度，踏踏實實的精神，不僅是我學(xué)習(xí)的楷模，并將積極影響我今后的學(xué)習(xí)和工作。在此誠摯地向甕老師致謝。
eda課程設(shè)計實習(xí)心得體會報告篇3
短暫的一周實訓(xùn)已經(jīng)過去了，對于我來說這一周的實訓(xùn)賦予了我太多實用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實際動手能力，下面談一下就這一周實訓(xùn)中我自己的一些心得體會。 一周的實訓(xùn)已經(jīng)過去了，我們在老師提供的實踐平臺上通過自己的實踐學(xué)到了很多課本上學(xué)不到的寶貴東西，熟悉了對Quartus Ⅱ軟件的一般項目的操作和學(xué)到了處理簡單問題的基本方法，更重要的是掌握了VHDL語言的基本設(shè)計思路和方法，我想這些會對我今后的學(xué)習(xí)起到很大的助推作用。此外，還要在今后的課本理論知識學(xué)習(xí)過程中要一步一個腳印的扎實學(xué)習(xí)，靈活的掌握和運用專業(yè)理論知識這樣才能在以后出去工作的實踐過程中有所成果。
最后還要感謝學(xué)校為我們提供這樣專業(yè)的實踐平臺還有甕老師在一周實訓(xùn)以來的不斷指導(dǎo)和同學(xué)的熱情幫助?？偟膩碚f，這次實訓(xùn)我收獲很大。
同時，感謝大專兩年來所有的老師，是你們?yōu)槲医饣笫軜I(yè)，不僅教授我專業(yè)知識，更教會我做人的道理。
這次EDA實訓(xùn)讓我感覺收獲頗多，在這一周的實訓(xùn)中我們不僅鞏固了以前學(xué)過的知識，而且還學(xué)到了怎樣運用EDA設(shè)計三種波形的整個過程和思路，更加強了我們動手能力，同時也提高了我們的思考能力的鍛煉，我們在寫程序的同時還要學(xué)會要改程序，根據(jù)錯誤的地方去修改程序。
本文基于Verilog HDL的乒乓球游戲機設(shè)計，利用Verilog HDL語言編寫程序?qū)崿F(xiàn)其波形數(shù)據(jù)功能在分析了CPLD技術(shù)的基礎(chǔ)上，利用CPLD開發(fā)工具對電路進行了設(shè)計和仿真，從分離器件到系統(tǒng)的分布，每一步都經(jīng)過嚴(yán)格的波形仿真，以確保功能正常。
從整體上看來，實訓(xùn)課題的內(nèi)容實現(xiàn)的功能都能實現(xiàn)，但也存在著不足和需要進一步改進的地方，為我今后的學(xué)習(xí)和工作奠下了堅實的基礎(chǔ)。通過此次的實訓(xùn)課題，掌握了制作乒乓球游戲機技術(shù)的原理及設(shè)計要領(lǐng)，學(xué)習(xí)并掌握了可編程邏輯電路的設(shè)計，掌握了軟件、CPLD元件的應(yīng)用，受益匪淺， 非常感謝甕老師這一學(xué)期來的指導(dǎo)與教誨，感謝老師在學(xué)習(xí)上給予的指導(dǎo)，老師平常的工作也很忙，但是在我們學(xué)習(xí)的過程中，重來沒有耽擱過，我們遇到問題問他，他重來都是很有耐心，不管問的學(xué)生有多少，他都細(xì)心的為每個學(xué)生講解，學(xué)生們遇到的不能解決的，他都配合同學(xué)極力解決。最后祝愿甕老師身體健康，全家幸福。
通過這次課程設(shè)計，我進一步熟悉了Verilog HDL語言的結(jié)構(gòu)，語言規(guī)則和語言類型。對編程軟件的界面及操作有了更好的熟悉。在編程過程中，我們雖然碰到了很多困難和問題,到最后還是靠自己的努力與堅持獨立的完成了任務(wù)。當(dāng)遇到了自己無法解決的困難與問題的時候，要有耐心，要學(xué)會一步步的去找問題的根源，才能解決問題，還請教老師給予指導(dǎo)和幫助。這次實訓(xùn)給我最深的印象就是擴大自己的知識面，知道要培養(yǎng)哪些技能對我們的專業(yè)很重要。通過這次課程設(shè)計，培養(yǎng)了我們共同合作的能力。但是此次設(shè)計中參考了其他程序段實際思想，顯示出我們在程序設(shè)計方面還有不足之處。
在此次實訓(xùn)的過程中，我了解到了要加強培養(yǎng)動手能力，要明白理論與實踐結(jié)合的重要性，只有理論知識也是不夠的，只有把理論知識和實踐相結(jié)合，才能真正提高我們的實際動手能力與獨立思考的能力 。感謝學(xué)院給我們提供這次實訓(xùn)的機會，感謝甕老師對我們的指導(dǎo)，他是為了教會我們?nèi)绾芜\用所學(xué)的知識去解決實際的問題，此外，還得出一個結(jié)論：知識必須通過應(yīng)用才能實現(xiàn)其價值!有些東西以為學(xué)會了，但真正到用的時候才發(fā)現(xiàn)是兩回事，所以我認(rèn)為只有到真正會用的時候才是真的學(xué)會了。
本次設(shè)計過程中得到我們老師的悉心指導(dǎo)。甕老師多次詢問設(shè)計進程，并為我們指點迷津，幫助我們理順設(shè)計思路，精心點撥。甕老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實的態(tài)度，踏踏實實的精神，不僅授我以文，并將積極影響我今后的學(xué)習(xí)和工作。
猜你喜歡：