2017年ieee會(huì)議論文格式模板
2017年ieee會(huì)議論文格式模板
IEEE主要是開(kāi)發(fā)研究電氣、電子、計(jì)算機(jī)工程和與科學(xué)有關(guān)的領(lǐng)域。下面是由學(xué)習(xí)啦小編整理的2017年ieee會(huì)議論文格式，希望能對(duì)大家有所幫助。
2017年ieee會(huì)議論文格式
1、題目：應(yīng)簡(jiǎn)潔、明確、有概括性，字?jǐn)?shù)不宜超過(guò)20個(gè)字。
2、摘要：要有高度的概括力，語(yǔ)言精練、明確，中文摘要約100—200字;
3、關(guān)鍵詞：從論文標(biāo)題或正文中挑選3～5個(gè)最能表達(dá)主要內(nèi)容的詞作為關(guān)鍵詞。
4、目錄：寫(xiě)出目錄，標(biāo)明頁(yè)碼。
5、正文：
論文正文字?jǐn)?shù)一般應(yīng)在3000字以上。
論文正文：包括前言、本論、結(jié)論三個(gè)部分。
前言(引言)是論文的開(kāi)頭部分，主要說(shuō)明論文寫(xiě)作的目的、現(xiàn)實(shí)意義、對(duì)所研究問(wèn)題的認(rèn)識(shí)，并提出論文的中心論點(diǎn)等。前言要寫(xiě)得簡(jiǎn)明扼要，篇幅不要太長(zhǎng)。
本論是論文的主體，包括研究?jī)?nèi)容與方法、實(shí)驗(yàn)材料、實(shí)驗(yàn)結(jié)果與分析(討論)等。在本部分要運(yùn)用各方面的研究方法和實(shí)驗(yàn)結(jié)果，分析問(wèn)題，論證觀點(diǎn)，盡量反映出自己的科研能力和學(xué)術(shù)水平。
結(jié)論是論文的收尾部分，是圍繞本論所作的結(jié)束語(yǔ)。其基本的要點(diǎn)就是總結(jié)全文，加深題意。
6、謝辭：簡(jiǎn)述自己通過(guò)做論文的體會(huì)，并應(yīng)對(duì)指導(dǎo)教師和協(xié)助完成論文的有關(guān)人員表示謝意。
7、參考文獻(xiàn)：在論文末尾要列出在論文中參考過(guò)的專著、論文及其他資料，所列參考文獻(xiàn)應(yīng)按文中參考或引證的先后順序排列。
8、注釋：在論文寫(xiě)作過(guò)程中，有些問(wèn)題需要在正文之外加以闡述和說(shuō)明。
9、附錄：對(duì)于一些不宜放在正文中，但有參考價(jià)值的內(nèi)容，可編入附錄中。
關(guān)于ieee的論文范文：《基于IEEE―1394總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)》
摘要：為了實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)實(shí)時(shí)性、通用化、小型化設(shè)計(jì)，該文提出了一種基于IEEE-1394總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)方案。硬件架構(gòu)上，系統(tǒng)采用IEEE-1394總線專用芯片，實(shí)現(xiàn)了數(shù)據(jù)高速率、高可靠性傳輸;采用FPGA+DSP的數(shù)據(jù)處理架構(gòu)，將數(shù)據(jù)采集與算法處理分開(kāi)獨(dú)立運(yùn)行;采用FPGA靜態(tài)局部重構(gòu)技術(shù)，實(shí)現(xiàn)了不同子系統(tǒng)的功能配置;采用開(kāi)關(guān)動(dòng)態(tài)切換技術(shù)， 實(shí)現(xiàn)了信號(hào)采集的靈活配置和小型化設(shè)計(jì)。軟件架構(gòu)上，系統(tǒng)采用模塊化設(shè)計(jì)思路，實(shí)現(xiàn)了不同工作模式之間的切換。實(shí)驗(yàn)表明該系統(tǒng)具備很強(qiáng)的數(shù)據(jù)采集與解算能力。
關(guān)鍵詞：數(shù)據(jù)采集;IEEE-1394;靜態(tài)局部重構(gòu);模式配置
飛機(jī)機(jī)電管理數(shù)據(jù)采集系統(tǒng)目前正朝著集中解算，分布式采集和控制的方向快速發(fā)展，為了更真實(shí)、準(zhǔn)確地反映被測(cè)對(duì)象的特性，許多測(cè)試項(xiàng)目轉(zhuǎn)向動(dòng)態(tài)參數(shù)測(cè)試。這對(duì)測(cè)試系統(tǒng)的實(shí)時(shí)性、可靠性、數(shù)據(jù)傳輸速率等指標(biāo)提出了更高要求。傳統(tǒng)串行總線數(shù)據(jù)傳輸速率較低、靈活性較差，無(wú)法滿足數(shù)據(jù)采集動(dòng)態(tài)測(cè)試要求。IEEE-1394(Fire Wire)因其高數(shù)據(jù)傳輸速率、高可靠性、配置靈活、易于擴(kuò)展等優(yōu)勢(shì)，為高速數(shù)據(jù)采集系統(tǒng)及其子系統(tǒng)間的互連提供了快速方便的解決方法。IEEE-1394標(biāo)準(zhǔn)中規(guī)定的協(xié)議較為復(fù)雜，實(shí)際應(yīng)用中多采用專用總線接口芯片。數(shù)據(jù)采集系統(tǒng)的控制芯片常用單片機(jī)或DSP(數(shù)字信號(hào)處理器)實(shí)現(xiàn)，但其工作時(shí)鐘頻率受限，難以適應(yīng)高速數(shù)據(jù)采集系統(tǒng)的實(shí)時(shí)性要求。FPGA(現(xiàn)場(chǎng)可編程門陣列)可以構(gòu)建高度并行的架構(gòu)，具有很高的吞吐量和原始數(shù)據(jù)處理能力，但實(shí)現(xiàn)復(fù)雜算法較為困難，而FPGA+DSP方案，彌補(bǔ)了系統(tǒng)設(shè)計(jì)的不足：系統(tǒng)數(shù)據(jù)采集的控制、緩存及外圍設(shè)備通訊，用FPGA硬件實(shí)現(xiàn)，而復(fù)雜算法處理由DSP獨(dú)立完成。
基于上述理論，該文設(shè)計(jì)了一套以DSP為主控制器，F(xiàn)PGA為協(xié)處理器搭建外圍接口電路，通過(guò)1394B總線接口與機(jī)電管理系統(tǒng)信息中心進(jìn)行信息交互的數(shù)據(jù)采集系統(tǒng)。系統(tǒng)利用靜態(tài)局部重構(gòu)技術(shù)，提高了數(shù)據(jù)采集系統(tǒng)的通用性;利用開(kāi)關(guān)動(dòng)態(tài)切換技術(shù)實(shí)現(xiàn)了模擬信號(hào)采集電路的小低輕構(gòu)型，系統(tǒng)具備很強(qiáng)的數(shù)據(jù)采集與解算能力，具備較強(qiáng)的現(xiàn)實(shí)意義。
1 系統(tǒng)簡(jiǎn)介
數(shù)據(jù)采集系統(tǒng)功能配置如圖1所示，從硬件系統(tǒng)結(jié)構(gòu)考慮，該系統(tǒng)為一個(gè)16位內(nèi)部數(shù)據(jù)總線結(jié)構(gòu)的計(jì)算機(jī)。該功能該結(jié)構(gòu)以負(fù)責(zé)主控任務(wù)的微控制器DSP和輸入/輸出邏輯控制的FPGA為核心(DSP與FPGA通過(guò)并行數(shù)據(jù)總線連接)，通過(guò)1394B總線接口與機(jī)電管理系統(tǒng)進(jìn)行數(shù)據(jù)交換。每一路輸入接口通過(guò)信號(hào)調(diào)理等預(yù)處理電路后，由FPGA負(fù)責(zé)完成數(shù)據(jù)采集，微控制器通過(guò)內(nèi)部總線訪問(wèn)FPGA獲取所有模擬量、離散量接口的采集結(jié)果，將結(jié)果經(jīng)變換和算法處理后，周期上傳至數(shù)據(jù)中心;微控制器同時(shí)將需要輸出接口的總線命令通過(guò)FPGA控制各個(gè)接口。地面維護(hù)設(shè)備通過(guò)控制RS422/RS485與微處理器進(jìn)行串行通訊，實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)的地面維護(hù)。
圖1 數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)框圖
2 硬件方案設(shè)計(jì)
基于IEEE-1394數(shù)據(jù)采集系統(tǒng)在硬件上設(shè)計(jì)可分為IEEE-1394總線通訊模塊、微控制器與外圍電路、接口調(diào)理電路、接口采集電路、電源電路等幾部分電路。
2.1 IEEE-1394總線高速數(shù)據(jù)通信方案設(shè)計(jì)
IEEE-1394標(biāo)準(zhǔn)中規(guī)定的協(xié)議比較復(fù)雜，實(shí)際應(yīng)用中多采用專用總線接口芯片實(shí)現(xiàn)，1394B因其更高的傳輸速度和更遠(yuǎn)的數(shù)據(jù)傳輸距離而得到了廣泛的應(yīng)用。系統(tǒng)設(shè)計(jì)中， 1394B總線以子卡的形式安裝在數(shù)據(jù)采集系統(tǒng)內(nèi)部，實(shí)現(xiàn)遠(yuǎn)程節(jié)點(diǎn)(RN)功能，完成總線通信協(xié)議處理等功能。1394子卡系統(tǒng)功能框圖如圖2所示，包括以下功能單元：FPGA電路、鏈路層、物理層、電源電路、時(shí)鐘電路、異步存儲(chǔ)器總線接口電路。
1394子卡在標(biāo)準(zhǔn)1394B總線通訊模塊基礎(chǔ)上，采用高性能FPGA實(shí)現(xiàn)了專用協(xié)議處理IP核、鏈路層(LINK)IP核等功能，具備1394 電氣信號(hào)驅(qū)動(dòng)能力。物理層(PHY)接口設(shè)計(jì)采用專用芯片，實(shí)現(xiàn)了和鏈路層的無(wú)縫連接。為滿足TMS320C6713異步總線需求，子卡采用異步存儲(chǔ)器總線接口，與主控制器間通過(guò)雙端口進(jìn)行收發(fā)數(shù)據(jù)的交互，實(shí)現(xiàn)與微控制器的數(shù)據(jù)和指令交換。該模塊的數(shù)據(jù)收發(fā)通過(guò)接收STOF數(shù)據(jù)包修正本地時(shí)間偏移，并支持多種傳輸速率。
圖2 異步總線1394子卡功能框圖
2.2 高速數(shù)據(jù)采集解決方案
本設(shè)計(jì)利用DSP+FPGA架構(gòu)實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)處理和邏輯控制。DSP作為系統(tǒng)核心，包括了整個(gè)系統(tǒng)的控制和運(yùn)算部分，設(shè)計(jì)選用TI公司生產(chǎn)的高精度浮點(diǎn)型DSP芯片TMS320C6713，其片上資源及處理速度完全滿足系統(tǒng)設(shè)計(jì)要求。FPGA作為系統(tǒng)協(xié)處理器，主要承擔(dān)底層算法及邏輯控制，設(shè)計(jì)選用Xilinx公司的TFF1136芯片，該芯片具備時(shí)鐘管理能力強(qiáng)、RAM及FIFO空間大、I/O資源豐富等優(yōu)勢(shì)，滿足數(shù)據(jù)采集要求。DSP和FPGA最小系統(tǒng)及外圍電路設(shè)計(jì)較為成熟，該文不再贅述。高速數(shù)據(jù)采集解決方案的關(guān)鍵技術(shù)主要包括靜態(tài)局部重構(gòu)技術(shù)和模擬信號(hào)采集電路設(shè)計(jì)。
2.2.1 靜態(tài)局部重構(gòu)技術(shù)方案設(shè)計(jì)
不同機(jī)載子系統(tǒng)對(duì)模擬信號(hào)和數(shù)字信號(hào)需求不同，設(shè)置固定數(shù)量信號(hào)通道必然會(huì)導(dǎo)致某類接口通道的浪費(fèi)和硬件利用率的降低，應(yīng)用FPGA的靜態(tài)重構(gòu)技術(shù)可實(shí)現(xiàn)該功能。靜態(tài)重構(gòu)技術(shù)是指，系統(tǒng)運(yùn)行前，F(xiàn)PGA在外部邏輯的控制下，通過(guò)重新下載存儲(chǔ)器中不同目標(biāo)系統(tǒng)的數(shù)據(jù)，實(shí)現(xiàn)芯片邏輯功能改變的技術(shù)。圖3中數(shù)據(jù)采集系統(tǒng)工作于液壓子系統(tǒng)，該接口運(yùn)行前，F(xiàn)PGA內(nèi)部功能模塊配置為液壓子系統(tǒng)的目標(biāo)數(shù)據(jù)，通過(guò)切換模擬開(kāi)關(guān)矩陣實(shí)現(xiàn)信號(hào)通道的配置。圖4中數(shù)據(jù)采集系統(tǒng)工作于起落架子系統(tǒng)，F(xiàn)PGA內(nèi)部功能模塊配置模式與圖3液壓子系統(tǒng)配置方法相同。同理，當(dāng)數(shù)據(jù)采集系統(tǒng)工作于其他機(jī)載機(jī)電子系統(tǒng)時(shí)，按照同樣方法進(jìn)行配置。
圖3 液壓子系統(tǒng)數(shù)據(jù)采集系統(tǒng)功能配置
圖4 起落架子系統(tǒng)數(shù)據(jù)采集系統(tǒng)功能配置
2.2.2 模擬信號(hào)采集電路設(shè)計(jì)
飛機(jī)機(jī)電管理數(shù)據(jù)系統(tǒng)采集系統(tǒng)中，模擬信號(hào)的采集最為廣泛，其處理過(guò)程相對(duì)復(fù)雜?？紤]到不同應(yīng)用環(huán)境下對(duì)系統(tǒng)資源的不同需求，硬件應(yīng)盡可能少占用系統(tǒng)資源，因此邏輯設(shè)計(jì)采用異步設(shè)計(jì)。主控制器DSP和邏輯控制器FPGA通過(guò)緩沖區(qū)進(jìn)行通信。FPGA完成上電配置后，按固定周期依次實(shí)時(shí)采集系統(tǒng)模擬量輸入，并將結(jié)果緩存于數(shù)據(jù)FIFO中;主控制器依據(jù)總線命令，讀取緩沖區(qū)內(nèi)容，并對(duì)采集數(shù)據(jù)進(jìn)行濾波處理、變換、譜分析等操作后，通過(guò)1394B總線將采集結(jié)果上傳至飛機(jī)機(jī)電管理數(shù)據(jù)中心。
圖5所示為模擬信號(hào)采集電路硬件原理圖，分別由調(diào)理電路、多路選擇器、比例放大電路、A/D轉(zhuǎn)換電路和控制電路組成。調(diào)理電路中設(shè)置了一階RC低通濾波器，信號(hào)進(jìn)入多路開(kāi)關(guān)前通過(guò)兩個(gè)二極管分別將輸入電壓箝位在+15V和-15V之間，用于保護(hù)后級(jí)多路開(kāi)關(guān)和運(yùn)算放大器。比例放大電路增益為0.8，AD轉(zhuǎn)換器輸入電壓量程范圍為±10V，故系統(tǒng)采集電壓范圍為±12.5V。AD轉(zhuǎn)換器采用美國(guó)Burr-Bown公司生產(chǎn)的12位AD轉(zhuǎn)換芯片ADS774作為模擬量采集芯片。該芯片具有高通過(guò)率、低功耗、高精度等特性，支持雙極性輸入， 信號(hào)輸入范圍可配置，系統(tǒng)設(shè)計(jì)中將其配置為0～±10V;該芯片線性誤差為±2LSB，參考電壓為2.50VDC，轉(zhuǎn)換時(shí)間最大8.5us，滿量程誤差為±0.25%FS，失調(diào)誤差最大為±10mV。AD轉(zhuǎn)換最小單位為： ，滿足系統(tǒng)設(shè)計(jì)要求。
圖5 模擬量輸入原理框圖
3 軟件方案設(shè)計(jì)
數(shù)據(jù)采集系統(tǒng)軟件共分為四個(gè)模塊(組件)，即初始化模塊、接口控制模塊、故障處理模塊、地面支持模塊，具體工作流程如圖6所示。
圖6 軟件工作流程
1) 系統(tǒng)上電或復(fù)位狀態(tài)下，軟件完成硬件初始化和系統(tǒng)初始化，置所有輸出接口保持預(yù)設(shè)的狀態(tài);
2) 系統(tǒng)軟件依據(jù)配置信號(hào)選擇調(diào)用接口控制模塊或地面支持模塊;
3) 接口控制模塊下，數(shù)據(jù)采集系統(tǒng)通過(guò)IEEE-1394總線接口接收總線異步流數(shù)據(jù)包，設(shè)置總線接收和總線發(fā)送偏移，并判斷系統(tǒng)工作模式，進(jìn)入正常工作模式或安全工作模式;
4) 正常工作時(shí)，數(shù)據(jù)采集系統(tǒng)以固定總線周期進(jìn)行數(shù)據(jù)采集和輸出調(diào)度，并對(duì)實(shí)時(shí)任務(wù)進(jìn)行在線監(jiān)測(cè)，向機(jī)電管理數(shù)據(jù)中心周期上傳數(shù)據(jù)采集結(jié)果和狀態(tài);
5) 自檢工作時(shí)，置所有輸出接口保持上電預(yù)設(shè)狀態(tài)，對(duì)硬件接口進(jìn)行自檢，記錄故障接口，并向機(jī)電管理數(shù)據(jù)中心上傳自檢結(jié)果;
6) 地面支持模塊下，可將NVRAM在實(shí)時(shí)任務(wù)或BIT中記錄的數(shù)據(jù)信息通過(guò)串行口下載到地面設(shè)備上，同時(shí)可實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)的軟件維護(hù)和升級(jí)。
4 結(jié)束語(yǔ)
本文介紹了一種基于IEEE-1394總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)方案。設(shè)計(jì)從提高數(shù)據(jù)采集系統(tǒng)的實(shí)時(shí)性、通用性、小型化的角度出發(fā)，通過(guò)采用IEEE-1394專用總線芯片和FPGA+DSP的數(shù)據(jù)處理架構(gòu)，極大的增強(qiáng)了系統(tǒng)數(shù)據(jù)處理能力和動(dòng)態(tài)實(shí)時(shí)響應(yīng)速度。系統(tǒng)能夠根據(jù)不同機(jī)載子系統(tǒng)對(duì)模擬信號(hào)和數(shù)字信號(hào)數(shù)量的不同需求，通過(guò)靜態(tài)局部重構(gòu)技術(shù)實(shí)現(xiàn)靈活配置，滿足采集要求;針對(duì)機(jī)載子系統(tǒng)模擬信號(hào)使用廣泛、處理復(fù)雜的特點(diǎn)，系統(tǒng)采用軟件開(kāi)關(guān)動(dòng)態(tài)切換技術(shù)，實(shí)現(xiàn)了信號(hào)采集的靈活配置和小型化設(shè)計(jì)。經(jīng)過(guò)系統(tǒng)級(jí)驗(yàn)證，該方案工作穩(wěn)定，滿足數(shù)據(jù)采集速度及采集精度的要求，且方案具備安裝方便，小型化，通用性等優(yōu)點(diǎn)，具有較強(qiáng)的現(xiàn)實(shí)意義，可廣泛應(yīng)用于航空、航天和工業(yè)等各個(gè)領(lǐng)域。
參考文獻(xiàn)：
[1] 李世平，戴凡，汪旭東. IEEE-1394(Fire Wire)系統(tǒng)原理與應(yīng)用技術(shù)[M].西安：西安電子科技大學(xué)出版社，2004.
[2] 聶浩，許敬旺，康曉軍，等. IEEE1394接口設(shè)計(jì)[J]. 航天返回與遙感， 2011(8).
[3] 王文武，曹治國(guó)，張貴清，等. 基于FPGA和DSP的并行數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].微計(jì)算機(jī)信息，2004，20(11).
[4] 楊曉峰，劉玉嬌，姚恩濤. FPGA動(dòng)態(tài)局部重構(gòu)在通用遠(yuǎn)程接口單元設(shè)計(jì)中的應(yīng)用[J].測(cè)控技術(shù)， 2012，31(9).
[5] 梁海濤，王曉丹. 基于ISA總線的多路模擬量采集卡的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2004，12(11).
[6] 趙春紅，宗接華. 基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)[J].機(jī)械與電子， 2011(5).
[7] 曾紅，劉世杰，張翔，等. 基于USB的高速并行數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2007，15(8).
猜你喜歡：