soc技術論文(2)
soc技術論文
soc技術論文篇二
SOC及IP復用技術探討
摘要：隨著集成電路按照摩爾定律的發(fā)展，芯片設計已經進入了系統(tǒng)級芯片(SOC)階段，在這里介紹了SOC的概念，尤其介紹關鍵技術IP核的復用。
關鍵字：摩爾定律;按比例縮小原理;系統(tǒng)級芯片(SOC);IP核
中圖分類號：C96 文獻標識碼：A
1概述
1.1微電子芯片的發(fā)展
微電子芯片技術發(fā)展迄今為止經歷了4個階段：小規(guī)模集成電路(SSI)、中規(guī)模集成電路(MSI)、大規(guī)模集成電路(LSI)、超大規(guī)模集成電路(VLSI)，即將進入第5個階段ELSI。目前，微電子技術已經成為衡量一個國家綜合國力的重要指標。而電子芯片(IC) 則是電子技術的核心部分。
1.2摩爾定律和按比例縮小原理
從1959年問世開始，硅集成電路一直按照摩爾定律在高速發(fā)展。所謂摩爾定律：硅集成電路的按照4年為一代，每代的芯片繼承度要翻兩番、工藝線寬大約縮小30%、IC工作速度提高1.5倍。也就是我們通常表述的每個芯片的晶體管數量每18個月會翻一番。
而比例縮小原理是晶體管的橫向線寬每三年縮小三分之一，其縱向結深也隨之按照一定的比例縮小。這個原理指明了晶體管在硅片上增加的技術線路，20多年來一直有人在探索其他的技術方法都沒有獲得成功。
比例縮小原理是摩爾定律的充實和支撐。電子芯片的發(fā)展過程一直是按照這個技術路線發(fā)展到當前的甚大規(guī)模集成電路階段的。
2 系統(tǒng)芯片(SOC)
2.1從IC到SOC
加工技術曾是IC發(fā)展的瓶頸。而電子芯片的集成電路發(fā)展幾乎完全遵循Moore定律，并且國際范圍內的芯片設計和大量加工都按照比例縮小的技術路線進行。于是，越來越多的功能、甚至是一個完整的系統(tǒng)都能夠被嵌入到單個芯片之中。這樣，以前需要由一塊電路板實現的系統(tǒng)，現在只需要一只單個芯片就可以完成。電子系統(tǒng)設計開始向系統(tǒng)級芯片的方向發(fā)展。
2.2 SOC的概念
SOC技術以超深亞微米工藝和知識產權核IP復用技術為支撐，對微電子技術及其應用領域是一種革命性的變革。SOC可提供更好的性能、更低的功耗、更小的印制板(PCB) 空間和更低的成本，是21世紀集成電路(IC)技術應用的主流，SOC技術的研究發(fā)展和應用對社會信息化建設有重大意義。
2.3 SOC的優(yōu)勢
SOC具有以下幾方面的優(yōu)勢，因而創(chuàng)造其產品價值與市場需求，是微電子芯片進一步發(fā)展的必然方向。
降低耗電量
減少體積
增加系統(tǒng)功能
提高速度
節(jié)省成本
2.4主要影響SOC的因素
系統(tǒng)級芯片SOC的關鍵技術為IP核，但同時也受到半導體工藝的影響。
3 復用技術
傳統(tǒng)的IC設計流程有構想、設計、驗證和實現四個環(huán)節(jié)。其中大部分時間花在設計和驗證的環(huán)節(jié)中。
只有采用復用技術才能較快地完成設計，保證設計成功并得到低價的系統(tǒng)級芯片。復用技術與過去的積木塊設計方法(BBC)類似，但是其規(guī)模和范圍比積木塊設計方法更大、更廣。
3.1 IP核的定義
IP核為知識產權模塊，可定義為密封在硬件設計中的可重復利用的軟件。按其功能也可定義為SOC的基本電路功能塊或內核，也稱為系統(tǒng)宏單元，虛擬部件VC或芯核，可由用戶或專用IC公司或獨立公司開發(fā)。
IP核分為軟核、硬核和固核。
軟核
軟IP核通常在抽象的、較高層次的功能描述，是對設計的算法級描述或功能級描述。他的特點是靈活性大、可移植性好。但與硬IP相比，可預測性差，設計時間長。
硬核
硬IP核的電路布局及其與特定工藝相聯系的物理版圖是固定的。特點是提供可預測的性能和快速的設計，可以被新設計作為特定的功能模塊直接調用。
固核
固IP核在軟核基礎上開發(fā)，是介于硬IP和軟IP之間的IP，是一種可綜合的P并帶時序信息以及布局布線規(guī)劃的設計。對SOC的開發(fā)而言，固核具有一定的工藝獨立性，由于在設計中考慮了時序等關鍵問題，因此能保證設計源碼的可綜合性和物理實現效率。
3.2 IP核的特征
由于IP核是被除了設計它的IP提供者和IC加工廠商之外的第3方使用，而且往往不止是一個系統(tǒng)開發(fā)者使用。因此，IP核必須具有以下特征：
可讀性
這是針對軟核和固核來說的。使用方不能或很少對硬核作進一步的設計優(yōu)化，一般都直接使用。對固核和軟核，使用者需要對芯核進行進一步的綜合或模擬。因此，必須對調用的芯核的功能、算法等有比較詳細的了解，才可能正確使用和充分發(fā)揮芯核的優(yōu)點。
設計的衍展性和工藝適應性。
芯核是經過精心設計、驗證并且優(yōu)化的。芯核一經定型就要求其具有一定的應用范圍。即針對不同的設計應用，具有一定的適應性。當芯核被應用到不同的領域時，不需要做重大的修改就能方便地使用。
可測性
芯核必須是經過測試驗證的。但是，當芯核被應用到各個具體的設計中時，除了硬核外，并不是一點改變都沒有。因此，芯核的功能和性能還應該被使用方測試。芯核的設計要求具有可測試性。不僅能對芯核進行單獨的測試，還要在芯核應用到的系統(tǒng)環(huán)境中進行測試。
端口定義標準化
由于芯核是為第三方提供的設計，而第三方不是唯一的。這就要求芯核的提供者對設計的端口有一個嚴格的定義，以不引起二義性為目的。
版權保護
芯核設計中必須考慮知識版權的保護問題，保護技術可以在芯核的設計中采用一些加密技術或在工藝實現時加上保密技術。
3.3IP核的開發(fā)
上面討論了IP核作為IP提供者和IC加工廠商之外的第3方使用應該具備的特征，而對于IP開發(fā)者IP核又應具備以下特點：
(1)高的可預測性
(2)可能達到的最好性能
(3)根據需要可靈活重塑
(4)可接受的成本
3.4重用IP核進行設計
含芯核的系統(tǒng)設計與傳統(tǒng)的系統(tǒng)設計有兩大方面的不同：一是系統(tǒng)的模塊劃分，二是軟硬件協(xié)同設計。由于調用了芯核，使模塊的劃分是按芯核及其外圍支持電路為單元進行。而不像過去結構化設計方法那樣完全按照功能劃分模塊。
軟硬件協(xié)同設計包括兩方面，協(xié)同仿真和協(xié)同設計?，F在應用得比較多的是協(xié)同仿真。因為，軟件的開發(fā)依賴于硬件的結構和功能，在硬件沒有完全設計好之前，軟件將很難完全確定。
軟硬件協(xié)同仿真，是將一個HDL語言的軟件仿真器和HDL語言的硬件仿真器結合起來對SOC系統(tǒng)進行仿真。HDL語言的軟件仿真器是運行在工作站平臺上。每個時鐘周期或每當有操作發(fā)生時通過工作站的接口與硬件仿真平臺比較結果。
基于芯核的軟硬件協(xié)同設計，通常是以一個微處理器核作為硬件系統(tǒng)的核心加上存儲單元。需要開發(fā)的軟件包括：實時操作系統(tǒng)、任務調度、任務間通信和應用軟件等等。軟硬件協(xié)同設計的關鍵是對軟硬件要實現的功能做一個合適的劃分，并在系統(tǒng)設計的復雜度和系統(tǒng)的性能之間達到最好的平衡。
4機遇與挑戰(zhàn)
SOC設計概念的出現給電子系統(tǒng)的設計帶來諸多優(yōu)點：進一步提高了系統(tǒng)性能、大大縮小了系統(tǒng)尺寸;降低了系統(tǒng)造價、更易于編譯、節(jié)能等。SOC設計概念將極大地促進半導體技術向前發(fā)展，可以說是一個經濟增長點。
而在SOC設計中大量采用了IP復用技術，縮短了設計的周期。目前，很多廠商例如Lattice、Synopsys等公司都提供了免費的IP核以及設計文檔，在應用領域發(fā)展的前景廣闊。在21的集成電路設計中，IP核是必不可少的。
參考文獻
[1]王誠.P275計算機組成原理，清華大學出版社，2002.
[2]徐善鋒，初秀琴等.21世紀微電子芯片設計技術發(fā)展方向，西安電子科技大學，登載于《微電子》39卷.
[3]吳洪江，鄭濱. SOC 的現狀與發(fā)展，半導體情報.
[4]蘭景宏，吉久利.IP核的復用技術，北京大學微電子所.
[5]陳嵐，唐志敏.單片系統(tǒng)SOC設計技術，計算機研究與發(fā)展，39(1).
看了“soc技術論文”的人還看：
1.表面貼裝技術論文
2.關于電子技術論文
4.電子技術論文