微電子封裝技術(shù)論文范文(2)
微電子封裝技術(shù)論文范文
微電子封裝技術(shù)論文范文篇二
埋置型疊層微系統(tǒng)封裝技術(shù)
摘要：包含微機(jī)電系統(tǒng)(MEMs)混合元器件的埋置型疊層封裝，此封裝工藝為目前用于微電子封裝的撓曲基板上芯片(c0F)工藝的衍生物。cOF是一種高性能、多芯片封裝工藝技術(shù)，在此封裝中把芯片包入模塑塑料基板中，通過在元器件上形成的薄膜結(jié)構(gòu)構(gòu)成互連。研究的激光融除工藝能夠使所選擇的cOF疊層區(qū)域有效融除，而對封裝的MBMs器件影響最小。對用于標(biāo)準(zhǔn)的c0F工藝的融除程序進(jìn)行分析和特征描述，以便設(shè)計(jì)一種新的對裸露的MEMs器件熱損壞的潛在性最小的程序。cOF/MEMs封裝技術(shù)非常適合于諸如微光學(xué)及無線射頻器件等很多微系統(tǒng)封裝的應(yīng)用。關(guān)鍵詞：撓曲基板上芯片;微電子機(jī)械系統(tǒng)：微系統(tǒng)封裝
1、引言
微電子機(jī)械系統(tǒng)(MEMS)從航空體系到家用電器提供了非常有潛在性的廣闊的應(yīng)用范圍，與功能等效的宏觀級系統(tǒng)相比，在微米級構(gòu)建電子機(jī)械系統(tǒng)的能力形成了在尺寸、重量和功耗方面極度地縮小。保持MEMS微型化的潛在性的關(guān)鍵之一就是高級封裝技術(shù)。如果微系統(tǒng)封裝不好或不能有效地與微電子集成化，那么MEMS的很多優(yōu)點(diǎn)就會喪失。采用功能上和物理上集成MEMS與微電子學(xué)的方法有效地封裝微系統(tǒng)是一種具有挑戰(zhàn)性的任務(wù)。由于MEMS和傳統(tǒng)的微電子工藝處理存在差異，在相同的工藝中裝配MEMS和微電子是復(fù)雜的。例如，大多數(shù)MEMS器件需要移除淀積層以便釋放或形成機(jī)械結(jié)構(gòu)，通常用于移除淀積材料的這些工藝對互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)或別的微電子工藝來說是具有破壞性的。很多MEMS工藝也采用高溫退火以便降低結(jié)構(gòu)層中的殘余材料應(yīng)力。典型狀況下退火溫度大約為1000℃，這在CMOS器件中導(dǎo)致不受歡迎的殘余物擴(kuò)散，并可熔化低溫導(dǎo)體諸如通常用于微電子處理中的鋁。
緩和這些MEMS微電子集成及封裝問題的一種選擇方案就是使用封裝疊層理念。疊層或埋置芯片工藝已成功地應(yīng)用于微電子封裝。在基板中埋置芯片考慮當(dāng)高性能的內(nèi)芯片互連提供等同于單片集成的電連接時(shí)，保護(hù)微電子芯片免受MEMS環(huán)境影響。埋置型芯片封裝尤其適合于微系統(tǒng)封裝諸如元器件必須裸露于外部環(huán)境中的微光學(xué)器件或天線等。
已證明的幾種MEMS封裝方法，考慮到埋置型MEMS封裝，這些方法在實(shí)際封裝安裝或創(chuàng)造適合于MEMS環(huán)境的模塊裝配期間，采用微電機(jī)技術(shù)。本文中描述的埋置型疊層封裝方法不同于擴(kuò)展現(xiàn)存的多芯片及微電子封裝工藝。當(dāng)允許與微電子高性能集成時(shí)，創(chuàng)造適合于MEMS的模塊。MEMS埋置型疊層工藝是為微電子封裝研發(fā)的撓曲基板上芯片封裝的衍生物。使用COF初始的可行性已證明，那些結(jié)果突出了更進(jìn)一步研究使MEMS器件損壞最小化的工藝的需要。
2、COF/MEMS封裝工藝
在基本的COF工藝中，當(dāng)芯片被埋置于如圖1所示的塑料基板中時(shí)，通過布圖的疊層完成電互連。COF互連疊層在芯片粘附之前預(yù)裝配，疊層的底層通常為聚酰亞胺薄膜，疊層的頂層也可為聚酰亞胺薄膜。銅用于使預(yù)裝配疊層金屬化，采用聚酰亞胺或熱塑膠粘劑在COF疊層上面朝下粘附芯片，把芯片壓焊到疊層上之后，使用塑料模塑成形工藝諸如傳遞、壓縮或注射模塑在元器件周圍形成基板，在基板模塑期間模塊溫度不超過210℃。
下一步工藝就是芯片與疊層進(jìn)行電連接，穿過疊層到元器件焊盤，通過激光鉆通通路完成電連接。接著為了形成電互連，把Ti/Cu金屬化進(jìn)行濺射并布圖，依據(jù)目標(biāo)應(yīng)用采用不同類型的頂層金屬化。對MEMS封裝而言，通過增加額外的激光融除步驟允許物理通路到MEMS器件(如圖1)來增加COF工藝。也要進(jìn)行附加的等離子蝕刻使在裸露窗口中積累的聚酰亞胺殘余物最小化。接著在COF疊層移去之后把裸露的MEMS器件釋放。
3、改進(jìn)coF/MEMS激光融除工藝
在初始封裝分析階段發(fā)現(xiàn)的最嚴(yán)重的問題就是由于激光融除過度的加熱造成的MEMS器件翹曲或失效。最易受過熱影響的器件是到基板通路的熱損耗弱的長、薄結(jié)構(gòu)的器件，諸如熱驅(qū)動(dòng)器。另外，MEMS芯片的材料特性也可促成熱損壞問題。在350nm狀況用連續(xù)的氬離子激光完成COF激光融除。由于與融除有關(guān)的熱問題較少，短脈沖、高瞬時(shí)功率激光是較好的。然而，在標(biāo)準(zhǔn)的COF工藝中采用的氬離子激光的使用授權(quán)對成本和設(shè)備進(jìn)行限制。在350nm狀況下氬離子激光特別會損壞多晶硅試驗(yàn)器件，因?yàn)樗鼈儗?shí)際上吸收那個(gè)波長的所有的入射的激光能量。再者，MEMS芯片上未覆蓋的頂部多晶硅層特別對熱損壞易受影響，因?yàn)樵谌诔陂g它是直接裸露于激光束的。
3.1、疊層融除概述
如前所述，采用350nm狀況下連續(xù)不斷的氬激光運(yùn)作完成COF工藝中的激光融除。激光的半功率射束寬度(HPWB)標(biāo)稱為9μm。如圖2示出了在融除期間使用的激光掃描圖案。對每個(gè)通路而言，在6～12 mm對幅中穿過模塊表面進(jìn)行激光掃描，當(dāng)認(rèn)為激光束影響模塊表面時(shí)，使用快門控制。
在交叉通路的末端，使激光正交步進(jìn)并顛倒過程使另一通路穿過模塊。正交步進(jìn)的數(shù)量決定通路之間的重疊數(shù)。使用重疊來改進(jìn)融除的均勻性。由于功率僅為中心激光束的一半，因此在激光束邊緣融除較少的聚酰亞胺薄膜單個(gè)通路之后，聚酰亞胺薄膜融除的深度是不一致的。選擇不是太大或不是太小的重疊是關(guān)鍵的，是在先前通路上得不到足夠功率的融除區(qū)域的又一機(jī)會。大的重疊可產(chǎn)生大量的融除而不足夠的重疊將產(chǎn)生不能融除的材料保留于模塊上。圖3示出了一排留在大塊微機(jī)電MEMS芯片上的疊層材料。通路問的重疊太小不能認(rèn)為融除是良好的一致性。掃描率在決定融除工藝特征方面是又一關(guān)鍵性因素，慢掃描率考慮更多的目標(biāo)時(shí)間，將融除更多材料，采用較快的掃描率清除殘留的聚酰亞胺薄膜或使過熱的目標(biāo)區(qū)域的危險(xiǎn)性最小化。
3.2、疊層融除特性
為了測量并分析激光融除工藝，對幾個(gè)COF封裝樣品進(jìn)行測試，由于在實(shí)驗(yàn)室激光是設(shè)定的，只有限定數(shù)目的掃描率是可用的，因此選擇150Hz(1350μm/s)作為融除大量材料的掃描率，選擇600Hz(5400μm/s)用于拋光融除，清除大量融除后殘余材料，只有兩個(gè)變量參數(shù)為通路問的疊層和功率等級。通路問的疊層是調(diào)研的第一量，采用改變的疊層融除試驗(yàn)樣品來決定哪個(gè)疊層將提供最大的一致性。對試驗(yàn)樣品的分析表明相鄰?fù)分行闹g的間距為3μm，提供最均勻的融除覆蓋，在隨后的試驗(yàn)中使用此間距來確定融除深度對激光功率變換的敏感性。
下一步就是測量與功率級有函數(shù)關(guān)系的融除深度，對此試驗(yàn)采用有60μm厚的疊層COF封裝樣品。當(dāng)大量融除的激光功率從1～4W變換，融除拋光的功率從1～5W變換時(shí)，在試驗(yàn)樣品的疊層中融除窗口。伴隨特定功率級每個(gè)通路，用表面光度儀測量疊層融除的深度。圖4示出了這些試驗(yàn)的結(jié)果。
3.3、改進(jìn)的疊層融除工序的研究
描述了激光融除工藝特征之后，對改進(jìn)的融除進(jìn)行調(diào)研。首先對顯示MEMS器件損壞的COF/MEMS模塊采用1.6W功率進(jìn)行融除，然而直到激光進(jìn)入埋置芯片幾個(gè)微米之內(nèi)時(shí)，功率才下降，因此對采用較低激光功率的新的融除程序和移去疊層的替代法進(jìn)行研究和開發(fā)。
較低功率融除的第一次嘗試沒有成功，把激光功率設(shè)定到1W，希望只是降低功率會降低MEMS器件損壞的潛在性。然而，在1W(150Hz)狀況下融除是緩慢的，并且在幾個(gè)通路之后出現(xiàn)了過度的殘余物，產(chǎn)生了不受歡迎的副作用。再者，殘余物開始變硬，對融除造成了困難，不能用O 2或CF 4/O 2等離子蝕刻移除。
下一個(gè)程序就是結(jié)合高功率融除移去大部分的疊層，接著當(dāng)融除繼續(xù)到更接近芯片時(shí)降低功率采用2W(150Hz)的功率融除COF/MEMS模塊，直到剩下的材料不到10μm。采用3W(600Hz)的融除拋光來移除剩余材料。
此程序比移去大部分疊層的先前的嘗試效果更好，并且殘余物不變硬，但融除拋光不能徹底移去大量融除后剩下的接近10μm的殘余物。雖然采用(CF 4/O 2)的4小時(shí)的等離子灰來除去殘余疊層物，但是當(dāng)除去殘余物時(shí)，等離子灰循環(huán)太長引起了在整個(gè)模塊上方疊層的分層現(xiàn)象，也開始蝕刻MEMS芯片上裸露的多晶硅。
把實(shí)際降低融除誘發(fā)損壞方案與前面兩次嘗試相結(jié)合，第一次嘗試失敗，原因在于1W的功率不能足夠融除電介質(zhì)殘余物變硬前的材料。第二程序失敗，是由于融除拋光和等離子灰移除之后剩下大量的材料。第三程序的成功是由于采用了三步融除并伴隨短的等離子灰移除，高壓水擦洗有助于使每個(gè)步驟后剩下的殘余物最小化，從而使硬化的可能性最小化，此程序的步驟如表1所示。
第一次融除步驟的目的是移除足夠的疊層考慮使用設(shè)定的低功率，在2W(150Hz)狀況下用3個(gè)通路完成這一步驟，該步驟移除了第一層聚酰亞胺薄膜和內(nèi)層膠粘劑(約30μm)。第二融除步驟在1W狀況下包括5～7通路，此步驟融除底部聚酰亞胺薄膜(約25μm)，并留下僅僅較低的膠粘劑層通過融除拋光移除。融除拋光(6個(gè)通路，3W,600Hz)清除大部分殘余物電介質(zhì)和膠粘劑。
融除之后，使用等離子灰和高壓水擦洗，在低功率融除狀況下從第二次嘗試得到的積極的教訓(xùn)之一就是短的(小于90分鐘)等離子灰(CF 4/O 2)在除去融除拋光后留下的殘余物方面是非常有效的。采用低壓(約1乇)使封裝芯片上氮化物或氧化物蝕刻最小化，最后步驟就是高壓水擦洗，為的是除去任何不能保留于MEMS芯片表面上的硅石殘余物，在每個(gè)融除步驟后也要使用高壓擦洗。
3.4、二氧化硅層的熱保護(hù)
在COF封裝之前，把MEMS芯片用保護(hù)性二氧化硅涂層覆蓋，通過激光融除使其上方區(qū)域裸露，初始采用300nm到1μm厚的保護(hù)性氧化物使裸露表面諸如反射微鏡盤上的殘余物最小化。保護(hù)性氧化物涂層意外的益處之一就是降低了MEMS器件對激光融除的易損性，即使在1.6W狀況下進(jìn)行融除，氧化物涂層區(qū)域中的MEMS器件顯示出較少的激光加熱損壞的證據(jù)。降低損壞最可能的原因是通過氧化物層提供了熱隔離。
COF/MEMS工藝中融除首要的是光熱現(xiàn)象。采用高于1ms脈寬的聚酰亞胺的紫外激光融除已表明是首要的光熱反應(yīng)現(xiàn)象。在COF/MEMS工藝中采用的激光脈寬可確定為激光束的HPBW覆蓋表面上點(diǎn)的時(shí)間量。通過此定義，大量融除和融除拋光步驟的脈寬依次為6.67ms和1.67ms，這顯示出光熱融除是可預(yù)料的。
在350nm聚酰亞胺薄膜的光熱融除的溫度閾值的最小值為850℃，理論化的聚酰亞胺薄膜的最佳的光熱融除發(fā)生的溫度為1100～1500℃。結(jié)果，接近聚酰亞胺薄膜融除的任何材料，諸如埋置型MEMS芯片，使經(jīng)受至少850℃的熱源，可能高達(dá)1500℃，這一數(shù)值的溫度最易導(dǎo)致多晶硅結(jié)構(gòu)中的失效發(fā)生。
二氧化硅的熱傳導(dǎo)率為1.0～1.4WK -lm -1，大大低于硅的熱傳導(dǎo)率160WK -lm -1或多晶硅的熱傳導(dǎo)率30WK -lm -1。濺射或旋涂玻璃(SOG)氧化物保護(hù)層的存在對保護(hù)采用頂部多晶硅層的MEMS結(jié)構(gòu)是特別重要的，因?yàn)檫@些器件裸露在表面，否則對融除的熱效果沒有絕緣作用。
3.5、采用改進(jìn)的疊層融除協(xié)議的結(jié)果
改進(jìn)的融除方案的使用非常成功，圖5示出了在COF/MEMS模塊中含有一對掃描微鏡窗口的融除工藝。圖5描繪了(a)2W，(b)1W，(c)3W融除拋光和(d)(CF 4/O 2)等離子灰之后融除的狀況。注意到伴隨等離子灰在表面現(xiàn)象的情況，使用與等離子清洗有聯(lián)系的改進(jìn)的融除方案極大地降低了試驗(yàn)芯片上激光誘發(fā)損壞現(xiàn)象的發(fā)生。再者，二氧化硅保護(hù)層的使用極大地降低了殘余物并且有助于MEMS器件的額外熱絕緣的形成。圖6示出了經(jīng)試驗(yàn)發(fā)現(xiàn)的封裝和組裝的掃描微鏡，與未封裝的控制芯片上相同器件具有相同的運(yùn)作特性。
4、應(yīng)用
COF/MEMS工藝擁有部分富有吸引力的MEMS和電子封裝的特征。由于采用了直接金屬化，芯片互連具有極低的寄生電容和電感。使用的三維封裝技術(shù)，實(shí)際上是把焊盤定位于芯片上任何地方的能力，以及從很多裝配技術(shù)主宰芯片的能力。當(dāng)COF/MEMS工藝不能主導(dǎo)每一種類的MEMS器件，存在寬范圍的器件諸如微光學(xué)器件、RFMEMS、以及微流體器件是適用于此工藝的。成本是此封裝工藝的限制之一，為了降低COF工藝的成本需做出極大的努力，對應(yīng)用于諸如軍品及航天電子領(lǐng)域而言，要求其具有獨(dú)特的性能，主要采用此封裝替代品。在本文中證明的MEMS封裝技術(shù)增加的步驟，不能顯著地增加到每個(gè)模塊的總成本上，由于所做的每個(gè)努力是使用本地化的現(xiàn)存的COF工藝的設(shè)備和工藝。再者，在文中包含的埋置型疊層理念可通過適于特定能力的折中成本的別的方法實(shí)現(xiàn)。
如前所述，COF/MEMS封裝最先實(shí)際應(yīng)用之一就是用于主導(dǎo)微光學(xué)器件。活塞微鏡的COF/MEMS封裝技術(shù)是特別有吸引力的，原因是這些器件在釋放之后不需要裝配。因此，主要的要求就是提供微鏡的光存取，并在電學(xué)方面集成微鏡和控制電路。圖7示出了COF/MEMS微鏡組裝設(shè)計(jì)，通過采用在鏡芯片下方放置微控制器的三維理念可獲得更小型化的封裝。如圖7所示，小的鏡陣列(5×5)被成功地封裝并在包含簡單微電子驅(qū)動(dòng)電路的COF/MEMS模塊中運(yùn)作。含有較大陣列的封裝合并全功能微鏡控制器芯片。COF/MEMS封裝的別的應(yīng)用包括埋置型RF天線和開關(guān)陣列，與活塞微鏡一樣，很多RFMEMS器件在釋放后不需要組裝并與COF/MEMS封裝技術(shù)工藝非常兼容。在COF/MEMS封裝中埋置RF MEMS開關(guān)和天線將促進(jìn)微波系統(tǒng)結(jié)構(gòu)的小型化。
5、結(jié)束語
本文論述了適于封裝微電子機(jī)械系統(tǒng)(MEMS)的撓曲基板上芯片(COF)封裝工藝，對降低由于激光融除對MEMS器件損壞的潛在性理論也進(jìn)行了討論并付諸實(shí)施。通過采用具有等離子清洗和高壓水擦洗的變換的激光融除功率等級，可提供有效除去COF疊層的方法而不損壞埋置型MEMS器件。另外，發(fā)現(xiàn)使用熱絕緣層可提供免受激光相關(guān)熱損壞的額外保護(hù)。采用COF/MEMS工藝可成功地封裝與微鏡和微電子驅(qū)動(dòng)電路合并于一起的簡單的微系統(tǒng)。
看了“微電子封裝技術(shù)論文范文”的人還看：
5.電子科技論文范文